CMOS集成电路功耗分析及其优化方法

电子产品功耗的大小不仅限制了便携设备电池使用时间，也在一定程度上影响着设备性能。研究降低功耗的电路设计技术意义重大。CMOS集成电路功耗的物理来源主要有两种：由于CMOS管工作状态变化而引起的动态功耗和由于漏电流而产生的静态功耗。针对决定功耗大小的具体因素，从制造工艺和具体设计角度，讨论了几种降低CMOS集成电路功耗技术。     

SiC CMOS OPAMP高温模型和Hspice仿真

为研制具有高温稳定性的SiC CMOS(complementary metal-oxide-semiconductor)OPAMP(operationalamplifier),对PMOST(P-type metal-oxide-semiconductor transistor)输入标准6H-SiC CMOS两级运算放大器的高温等效电路模型进行了推导,并对电路进行了Hspice仿真.仿真结果表明,在SiC MOS器件中,因受SiC/SiO2界面导带附近高界面态密度的影响,阈值电压随温度的变化并不像Si MOS器件那样呈线性变化,其沟道有效迁移率也并不与温度的-1.5次方成正比.此外,SiC MOS器件的沟道迁移率低,导致其跨导比相同尺寸下的Si器件的低,所以其开环增益也小于相同结构和尺寸的Si OPAMP.虽然标准的OPAMP单元对Si器件来说具有温度稳定性,但对SiC基材料来说需进一步修正.     

DC gain analysis of scaled CMOS op amp in Sub-100 nm technology nodes: A research based on channel length modulation effect

Metal-oxide-semiconductor field effect transistor (MOSFET) intrinsic gain degradation caused by channel length modulation (CLM) effect is examined. A simplified model based on Berkeley short-channel insulator-gate field effect transistor model version 4 (BSIM4) current expression for sub-100 nm MOSFET intrinsic gain is deduced, which only needs a few technology parameters. With this transistor intrinsic gain model, complementary metal-oxide-semiconductor (CMOS) operational amplifier (op amp) DC gain could be predicted. A two-stage folded cascode op amp is used as an example in this work. Non-minimum length device is used to improve the op amp DC gain. An improvement of 20 dB is proved when using doubled channel length design. Optimizing transistor bias condition and using advanced technology with thinner gate dielectric thickness and shallower source/drain junction depth can also increase the op amp DC gain. After these, a full op amp DC gain scaling roadmap is proposed, from 130 nm technology node to 32 nm technology node. Five scaled op amps are built and their DC gains in simulation roll down from 69.6 to 41.1 dB. Simulation shows transistors biased at higher source-drain voltage will have more impact on the op amp DC gain scaling over technology. The prediction based on our simplified gain model agrees with SPICE simulation results.     

SiCp／AlSi7Mg1复合材料的摩擦和磨损特性

研究了在№ 20机油摩擦条件下,采用环状试验块、AlSi7Mg1、10SiCp／AISi7Mg1和25％SiCp／A1Si7Mg1的复合材料滑动摩擦行为．试验结果表明,复合材料无论在低载荷或在高载荷时都比没增强基体具有优异的耐磨性能,两种体积率复合材料的磨损速度是其基体的1／8．应用SEM、EDXA观察摩擦表面以研究其机理．     

SiC半导体材料的特性及其在舰船上的应用

SiC半导体材料具有满足舰船电力电子系统要求的高电压、高频和高温工作的优良特性。本文介绍了它的特性以及在舰船上的应用。     

一种CMOS异或门的版图优化设计方法

通过对异或门的各种特性进行较完整的分析研究,从CMOS异或门电路级、晶体管级以及版图级的逐级设计,提出了一种异或门的版图优化设计方法.并且使用IC设计工具-Tanner Pro对异或门电路和版图进行了仿真和与优化.通过仿真试验,验证了所设计的CMOS 0.65 μm N阱工艺参数的版图在结构上得到了简化,平均延迟传递时间为tavd=0.67 ns,性能上获得了改善.     

具有先进保护功能的新型IGBT门极驱动器集成电路

论述了IGBT门极驱动器设计新方案,它具有先进的保护功能,如元件采用双电平开通以减小峰值电流,采用双电平关断以限制过电压,以及防止出现桥臂贯通的有源密勒箝位.此外还介绍一种包括双电平关断驱动器和有源密勒箝位功能的新电路,并对所述功能的试验及结果进行阐述,重点介绍双电平关断驱动器的中间电平对IGBT过电压的影响.     

大功率半导体器件的发展与展望

回顾了现代电力电子器件的发展历史,涉及的器件包括晶闸管、GTO、IGCT、MTO、IGBT、各种改进型的IGBT以及CoolMOS。叙述了采用新型材料的电力电子器件的发展和前景,应用碳化硅和氮化镓材料的功率器件正在迅速地发展,一些器件有望在不远的将来实现商品化,进入电力电子技术市场。     

一种低压船用固态直流断路器研究

本文介绍了一种基于宽禁带器件SiC JFET的船用固态直流断路器的拓扑和工作原理.结合建模仿真与实际工况,研究了主开关器件、缓冲电路、限压耗能电路等主要元件的参数设计方法.研制了一种375 V固态直流断路器原理样机,针对短路故障进行了开断试验,并给出了试验波形.结果表明该固态直流断路器具有快速关断短路电流的能力.     

扫描仪中四种感光器件的比较

感光器件是扫描仪中重要组成部分,决定着扫描仪的成像质量和分辨率。本文介绍了扫描仪的工作原理和基本组成,介绍了当前流行的四种感光器件的工作原理,对各自特性进行了比较。